在功率半导体器件中，MOSFET以高速、低开关损耗、低驱动损耗在各种功率变换，特别是高频功率变换中起着重要作用。在低压领域，MOSFET没有竞 争对手，但随着MOS的耐压提高，导通电阻随之以2.4-2.6次方增长，其增长速度使MOSFET制造者和应用者不得不以数十倍的幅度降低额定电流，以 折中额定电流、导通电阻和成本之间的矛盾。
即便如此，高压MOSFET在额定结温下的导通电阻产生的导通压降仍居高不下，耐压500V以上的MOSFET 的额定结温、额定电流条件下的导通电压很高，耐压800V以上的导通电压高得惊人，导通损耗占MOSFET总损耗的2/3-4/5，使应用受到极大限制。
1、不同耐压的MOSFET的导通电阻分布。
不同耐压的MOSFET，其导通电阻中各部分电阻比例分布也不同。如耐压30V的MOSFET，其外延层电阻仅为 总导通电阻的29%，耐压600V的MOSFET的外延层电阻则是总导通电阻的96.5%。由此可以推断耐压800V的MOSFET的导通电阻将几乎被外 延层电阻占据。欲获得高阻断电压，就必须采用高电阻率的外延层，并增厚。这就是常规高压MOSFET结构所导致的高导通电阻的根本原因。
2、降低高压MOSFET导通电阻的思路。
增加管芯面积虽能降低导通电阻，但成本的提高所付出的代价是商业品所不允许的。引入少数载流子导电虽能降低导通压降，但付出的代价是开关速度的降低并出现拖尾电流，开关损耗增加，失去了MOSFET的高速的优点。
以上两种办法不能降低高压MOSFET的导通电阻，所剩的思路就是如何将阻断高电压的低掺杂、高电阻率区域和导电通道的高掺杂、低电阻率分开解决。如除 导通时低掺杂的高耐压外延层对导通电阻只能起增大作用外并无其他用途。这样，是否可以将导电通道以高掺杂较低电阻率实现，而在MOSFET关断时，设法使这个通道以某种方式夹断，使整个器件耐压仅取决于低掺杂的N-外延层。
与常规MOSFET结构不同，内建横向电场的MOSFET嵌入垂直P区将垂直导电区域的N区夹在中间，使MOSFET关断时，垂直的P与N之间建立横向电场，并且垂直导电区域的N掺杂浓度高于其外延区N-的掺杂浓度。
当VGS＜VTH时，由于被电场反型而产生的N型导电沟道不能形成，并且D，S间加正电压，使MOSFET内部PN结反偏形成耗尽层，并将垂直导电的N 区耗尽。这个耗尽层具有纵向高阻断电压，这时器件的耐压取决于P与N-的耐压。因此N-的低掺杂、高电阻率是必需的。
当CGS＞VTH时，被电场反型而产生的N型导电沟道形成。源极区的电子通过导电沟道进入被耗尽的垂直的N区中和正电荷，从而恢复被耗尽的N型特性，因此导电沟道形成。由于垂直N区具有较低的电阻率，因而导通电阻较常规MOSFET将明显降低。
综上所述，阻断电压与导通电阻分别在不同的功能区域。将阻断电压与导通电阻功能分开，解决了阻断电压与导通电阻的矛盾，同时也将阻断时的表面PN结转化为掩埋PN结，在相同的N-掺杂浓度时，阻断电压还可进一步提高。
以上就是小编要分享的所有内容啦，大家有任何问题可留言给我们哦~
备注：本文素材来源于网络，仅作学习与交流，所有观点属于原作者，不代表对该观点表示支持或赞同，如有侵犯到您的权利，请及时联系我们删除。
